而Spurious Free Dynamic Range (SFDR)翻译为无杂散动态范围，和输出数据宽度以内部总线宽度以及各种实现策略有关；假设我需求的数据宽度为10位，Noise Shaping选为None，则SFDR为60，输入IP定制页面：

　　频率分辨率：以赫兹为单位指定，指定最小频率分辨率，用于确定相位累加器使用的相位宽度及其相关的相位增量（PINC）和相位偏移（POFF）值。较小的值可提供较高的频率分辨率，并且需要较大的累加器。较大的值会减少硬件资源。根据噪声整形的选择，可以增加相位宽度，并且频率分辨率高于指定的分辨率。

　　对于光栅化模式（rasterized mode），频率分辨率由系统时钟、通道数和所选模数固定。从这段描述，我们得出信息，频率分辨率可以用来控制相位位宽。如果操作模式选择标准模式，如下IP 核定制页面：

　　我们先给定需求的相位宽度，又已知系统频率值，根据公式就可以算出频率分辨率；将频率分辨率代入IP核定制页面，即可自动得到相位宽度。其实从上式也可以直接推出相位宽度：

　　本例我们的系统频率为100MHz，如果想要相位宽度为16位，则频率 分辨率为：

　　上面选择的是标准模式，如果选择另一种模式呢？Rasterized Mode of Operation：光栅化操作模式；我们可以根据下面公式得到频率分辨率，但和相位宽度没有直接关系，为了知识完整性，简介如下：

　　输出频率值也不是随便选择的，而是有其范围的，例如我输入105MHz，则通过不了：

　　本示例选择输出正余弦，由于输出采用的是axi总线，因此输出数据位于M_AXIS_DATA_TDATA中，那么正余弦输出结果是如何组合成M_AXIS_DATA_TDATA的呢？

　　输出DATA通道TDATA结构将正弦和余弦输出字段符号扩展到下一个字节边界，然后以最低有效部分的余弦进行连接，以创建m_axis_data_tdata。如果仅选择正弦或余弦之一，则将其符号扩展并放入m_axis_data_tdata的最低有效部分。

　　下图显示了这三种配置的TDATA的内部结构。正交输出，仅余弦和仅正弦。例如，在图中显示了11位输出，符号扩展到16位。

　　因此我们可以这么认为，由于存在扩展符号位的关系，我们可以提取低一半的数据为COS，高一半的数据未SIN。

　　有了上面的定制参数，输出波形是没有问题了，至于其他的定制参数，本文选择默认：

　　之后你会发现正余弦显示波形相对于整体太平坦，以致于看起来像是直线，这是因为显示范围太大了导致的：

　　之间的差别 /

　　、工程设计等系统信号源的首选。在扩频和跳频系统、数字广播、高清晰度电视、线性调频以及仪器仪表以及电子测量等领域。

　　设计 0 引 言 随着信息技术的发展及测试对象不断丰富，现代电子系统对

　　在现场可编程门阵列（FPGA）上的实现方法。首先将三角波、正弦波、方波和升/降

　　在Vivado Synthesis中怎么使用SystemVerilog接口连接逻辑呢？

　　花了将近一个月的时间，DIY了一个遥控避障小车，分享出来，望大家指教。希望疫情能快点结束，所有人都能平平安安！